深入理解RISC处理器架构

RISC：精简指令集架构，是相对于 CISC（复杂指令集架构，如X86指令集）而言的。在移动互联网时代，是RISC处理器的时代，其中ARM处理器市场占了将近90%的市场份额。在物联网和AIoT时代，RISC处理器（ARM、MIPS、RISC-V）几乎占据了95%以上的市场份额。随着RISC处理器（主要是ARM架构）在移动设备、PC、服务器等领域越来越流行，对ARM体系结构和汇编语言学习的人数也越来越多，而目前市面上主要还是以X86汇编语言为主，基于这个现实背景，涛哥打算推出一条新的课程线：《RISC体系结构与编程语言》，主要讲解物联网和AIoT时代，目前流行的各种RISC处理器（ARM32/64、RISC-V）的体系架构和汇编语言。

本次发布的教程为《RISC体系架构与汇编语言》第1季：深入理解RISC处理器架构。

随着物联网、AIoT时代的到来，为了满足日益增长的算力需求，算力提升是当前处理器更新迭代、技术演进的主要方向之一。各种XPU、AI芯片、硬件加速处理器如雨后春笋般面世，不同指令集、不同架构、多核、异构，致使CPU的架构也越来越复杂，让人眼花缭乱。在AIoT时代，对于普通软件开发者来说，这些芯片是如何工作的？和以往的CPU、SoC有什么不同之处？如何在这些处理器上进行软硬件编程？可能是很多人想要搞清楚、弄明白的问题。

基于以上背景，涛哥花了一个月时间，录制了这套课程，给大家分享：从一堆沙子开始，是如何变成芯片的，一款CPU处理器是怎么设计和制造出来的，CPU内部架构和工作机制是什么样的，包括但不限于：流水线、cache、乱序执行、多发射、SIMD、多核、big.LITTLE、异构计算、硬件加速器、协处理器…

在物联网和人工智能大背景下，作者还给大家介绍了目前常用于深度学习硬件加速的GPU、FPGA、TPU、NPU、AI芯片的芯片架构、工作原理和配套的软件栈编程环境，以期帮助大家对当前嵌入式新的软硬件编程环境有一个整体的认识，搭建一个更加完善的嵌入式知识体系和技能框架。

更多课程介绍和详细目录，请点击淘宝店：深入理解RISC处理器架构